De los muchos cambios importantes que vienen con la memoria HBM4, uno de los más inmediatos es el enorme ancho de la interfaz de memoria. Con el estándar de memoria de cuarta generación pasando de una interfaz verdaderamente amplia de 1024 bits a una interfaz ultra amplia de 2048 bits, los kits de memoria HBM4 ya no funcionarán como de costumbre; Los fabricantes de chips necesitarán adoptar métodos de empaquetado más avanzados que los que se utilizan hoy en día para dar cabida a una memoria más amplia.
Como parte de su presentación en el Simposio Europeo de Tecnología 2024, TSMC proporcionó algunos detalles nuevos sobre los troqueles centrales que fabricará para HBM4, que se construirá mediante operaciones lógicas. Dado que TSMC planea emplear variaciones de los procesos N12 y N5 para esta tarea, la compañía espera tener un nicho en el proceso de fabricación HBM4, ya que los fabricantes de memorias no están actualmente equipados para producir económicamente matrices lógicas tan avanzadas, si es que pueden producirlas. en absoluto.
Para la primera ola de HBM4, TSMC se está preparando para utilizar dos procesos de fabricación: N12FFC+ y N5. Aunque tienen el mismo propósito (integrar la memoria HBM4E con procesadores de IA y HPC de próxima generación), se utilizarán de dos maneras diferentes para entregar memoria a procesadores de alto rendimiento para aplicaciones de IA y HPC.
«Estamos trabajando con socios clave de memorias de HBM (Micron, Samsung y SK Hynix) en nodos avanzados para una integración completa de HBM4», dijo el director senior de plataforma de diseño y tecnología de TSMC. «El rentable núcleo N12FFC+ puede alcanzar el rendimiento de HBM y el núcleo N5 puede ofrecer más lógica con mucha menos potencia a velocidades HBM4».
| Lógica TSMC para matriz central HBM4 | ||||
| N12FFC+ | N5 | |||
| región | 1X | 0,39X | ||
| lógica gigahercios @ potencia | 1X | 1,55X | ||
| Potencia @ GHz | 1X | 0,35X | ||
Se utilizará un troquel base de TSMC fabricado mediante el proceso de fabricación N12FFC+ (FinFet Compact Plus de 12 nm, que pertenece oficialmente a la tecnología de clase de 12 nm, pero que tiene sus raíces en el probado nodo de producción FinFET de 16 nm de TSMC) para montar las pilas de memoria HBM4 en el silicio interpuesto junto al sistema en Chips (SoCs). TSMC cree que su proceso 12FFC+ es muy adecuado para lograr el rendimiento HBM4, permitiendo a los proveedores de memoria crear pilas de 12-Hi (48 GB) y 16-Hi (64 GB), con un ancho de banda por pila superior a 2 TB/s.
«También estamos trabajando para mejorar CoWoS-L y CoWoS-R para HBM4″, dijo el alto directivo. “Tanto CoWoS-L como CoWoS-R [use] Más de ocho capas para permitir el enrutamiento HBM4 para más de 2000 interconexiones [proper] Integridad de la señal.»
La base HBM4 del N12FFC+ será útil para construir sistemas en paquetes (SiP) utilizando la avanzada tecnología de empaquetado CoWoS-L o CoWoS-R de TSMC, que proporciona buffers de hasta 8 veces el tamaño: espacio suficiente para hasta 12 memorias HBM4. paquetes. Actualmente, el HBM4 puede alcanzar velocidades de transferencia de datos de hasta 6 GT/s con corrientes de 14 mA, según cifras de TSMC.
«Estamos colaborando con socios de EDA como Cadence, Synopsys y Ansys para certificar la integridad de la señal y la precisión térmica de los canales HBM4 e IR/EM», explicó un representante de TSMC.
Mientras tanto, como alternativa más avanzada, los fabricantes de memorias también tendrán la opción de utilizar el proceso N5 de TSMC para sus matrices base HBM4. Los núcleos integrados en N5 contendrán más lógica, consumirán menos energía y proporcionarán un mayor rendimiento. Pero podría decirse que el beneficio más importante es que una tecnología de proceso tan avanzada permitirá grados de unión muy pequeños, del orden de 6 a 9 micrones. Esto permitirá que los troqueles base N5 se utilicen junto con la unión directa, lo que permitirá apilar el HBM4 en 3D directamente sobre los chips lógicos. La asociación directa permite un mayor rendimiento de la memoria, lo que se espera que sea un gran impulso para los chips de IA y HPC que siempre buscan más ancho de banda de memoria.
Ya sabemos que TSMC y SK Hynix están colaborando en la base HBM4. Es probable que TSMC también produzca matrices base HBM4 para micras. De lo contrario, nos sorprenderá aún más ver a TSMC trabajando con Samsung, ya que este grupo ya tiene sus propias empresas de lógica avanzada a través de su unidad Samsung Foundry.